碳化硅外延生长及其缺陷分析研究

摘要：本文从碳化硅同质外延生长原理及其缺陷分析的角度，介绍了碳化硅外延技术的最新研究情况。碳化硅外延生长主要使用台阶流动控制生长方法来得到高结晶质量以及厚度、掺杂浓度、缺陷密度都可控的碳化硅单晶薄膜层。外延生长阶段主要关注的缺陷有位错、堆垛层错、三角形、掉落物、彗星尾、胡萝卜等，这些缺陷对功率器件的性能和可靠性有着不同程度的影响。
[关键词]：碳化硅外延、台阶流生长、位错、缺陷

1.背景介绍
碳化硅（SiC）是硅（Si）和碳（C）的唯一稳定的化合物，作为新型的第三代化合物半导体材料，与第一代半导体硅、第二代半导体砷化镓等其他化合物半导体相比，具有禁带宽度大、导热性能好、击穿电场强高、高饱和电子漂移速度等优良特性，使其成为新一代高效、高压电力电子器件的理想材料和必然选择。[1,2] SiC功率器件具有耐压高、导通电阻小、功率密度高、开关速度快、散热好、耐高温、抗辐射等优点，能够广泛应用于各种电力电子设备，如轨道交通电源控制器、新能源汽车电源控制器等领域。[3] 与传统Si功率器件制作工艺不同的是，SiC功率器件不能直接制作在SiC单晶衬底上，必须在导通型SiC单晶衬底上额外生长高质量的同质外延层，并在外延层上制造各类器件。SiC同质外延生长可将SiC衬底中的一部分缺陷消除或者转化为对器件性能影响不大的缺陷；其次，通过外延生长技术，可调节外延层的厚度、导电类型、载流子浓度等性能参数，以满足不同器件的制备要求；鉴于SiC材料和器件在高效、高压、大容量方面的优良特性，美国、日本等西方发达国家纷纷投入巨资开展SiC材料和器件的研究，取得了一系列的突破。我国也高度重视SiC材料和器件的发展，但与国际领先水平相比，我国尚存在一定的差距。因此，SiC外延技术是我们贯通第三代宽禁带半导体产业链的必经之路，该技术也是这个产业链中的短板和技术难度最大的环节之一，是各国竞相发展的关键技术。
2.外延生长
碳化硅外延生长（SiC Epitaxial Growth）是指在SiC单晶衬底上生长一层跟衬底具有相同晶格排列的，但是厚度、掺杂浓度、缺陷密度都可控的SiC单晶薄膜材料，主要采用化学气相沉积（CVD）方法。碳化硅外延生长中所采用的生长源气体通常为三氯氢硅和乙烯的组合作为Si源和C源，反应载气一般选用氢气，而氮气为n-型掺杂气体。在外延生长前，将高质量的碳化硅衬底置于石墨衬底托盘上，通常需在1400～1600℃高温下对化学机械抛光后的SiC衬底片进行预处理，包括HCI及H2原位腐蚀以去除衬底表面的自然氧化层和晶体缺陷。[2] 外延生长过程中，Si源和C源生长气体在高温下发生热分解及化学反应产生碳化硅固体，然后沉积到SiC衬底上形成SiC外延膜。外延生长过程中可控的因素主要有：生长温度、反应物浓度（生长源气体流量）、生长压强、偏角衬底（决定平台宽度、台阶密度和高度）。[4] 如图1所示，SiC外延生长过程和所涉及的化学反应非常复杂，表面反应速率很快，生长过程为质量输运过程控制。[1,5,6] 外延生长主要按以下步骤进行：步骤1.生长源气体通过载气混合和输运到高温反应室；步骤2.生长源气体通过扩散，穿过边界层到达SiC衬底表面；步骤3.反应物沿表面台阶物理吸附在高温衬底表面上,并发生热分解。高温条件下丙烷热解的速度非常快，基本完全分解，其产物主要为CH4和C2H4，C2H4进一步热解为C2H2，CH4的浓度通常高于C2H2一个数量级。硅烷热解的速度较慢，在含硅组分中，Si、SiH2和 Si2H2是浓度最高热解产物；步骤4.吸附分子间或吸附物与气体分子间发生化学反应生成构成晶体的原子和气体副产物。SiC生产反应主要参与者为含C组分的C2H2等以及含Si组分的SiH2等进行反应。它们的平衡分压强（C/Si比）跟生长温度共同决定着生长速率，通常反应物浓度越高或生长温度越高，气体粒子扩散速率越快，薄膜生长速率越快；步骤5.构成晶体的Si和C原子沿衬底表面扩散到达衬底表面化学吸附及结合进入到晶体点阵中；步骤6.聚集在生长表面的副产物不断地通过脱附，扩散穿出边界层进入到主气流中被排除系统。[2,6]由于SiC具有多晶型特点，为了能够控制SiC外延层的晶型，现在广泛使用的是1980年所提出台阶流动控制外延生长方法。[1,9] 该方法的本质是使用偏晶向SiC衬底，与[0001]晶向有一小夹角，通过控制衬底表面上的原子台阶流动，来进行SiC外延层的生长。当晶体与一个过饱和环境相接触，当过饱和环境相的化学势大于晶体的化学势时，气体原子在晶体表面（二维成核生长）或者沿着台阶（台阶流生长）的吸附，同时，吸附原子会向台阶表面扩散或者解附，这都被看作是晶体生长过程。[10] 因偏轴衬底提供了不消失的单原子台阶，而台阶边缘的扭结位置（表面自由能较低）则提供了薄膜生长过程中沉积粒子的优先成核生长中心，导致台阶的水平推进，因此使得原子在台阶表面的二维成核生长不再发生。台阶流动控制外延生长不但有效地控制了SiC外延层的晶型，保证与衬底晶型一致，而且降低了生长温度。[1,9] 临界生长温度(GRc)为可以达到台阶流生长的最大晶体生长速率，它主要由偏轴角度大小决定。当生长速率大于GRc时，容易发生二维成核的不良现象，这会导致3C-SiC包裹物和其他杂质多相体的形成；当生长速率小于GRc，利于台阶流生长，从而形成沿着{0001}偏轴方向同质外延生长4H-SiC。[9] 同时，偏轴角度越大，台阶平台宽度越少（几十个埃），台阶密度越高，表面扩散距离越短，越容易引起台阶流动生长，从而减少2D成核导致的三角形缺陷等其他缺陷，促进外延生长速率。

图1 碳化硅外延生长过程中的主要表面反应。
3.缺陷分析
因SiC衬底表面存在晶格不完整性、结晶缺陷、表面抛光划痕或亚损伤层等问题，在台阶流动控制外延生长方法下，外延层表面会形成的规则或不规则形状的扩展缺陷，这些缺陷会对功率器件性能和可靠性造成不同的影响。因此，降低外延层表面缺陷密度是制造大面积4H-SiC功率器件的关键技术。下文将详细对这些缺陷的形成机理和性质及其影响分析。
位错：贯穿螺型位错(Threading Screw Dislocation, TSD)基本来自于衬底的TSD向外延层贯穿，其密度与衬底TSD密度接近，约<10³/m2，通常沿<0001>晶向传播，但其会倾向于偏向基矢面，形成Frank型堆垛层错。[2] TSD在外延层表面会引起小坑缺陷，小部分TSD会引起胡萝卜缺陷、台阶聚集或三角形缺陷，对器件漏电流、性能与可靠性有影响。TSD会形成漏电通道，导致反向电压下降10～30%，降低局部少子寿命，从而影响器件寿命。已有实验证实TSD对MOS器件的性能影响不大。贯穿刃型位错 (Threading Edge Dislocation, TED) 主要来自于衬底的TED沿c轴方向往外延层贯穿，其Burgers矢量为1/3[11-20]。外延层中的TED除了由衬底中的TED发展起来以外，还有可能是由基平面位错 (BPD)转变而来。因此，外延层中TED位错密度略大于衬底中的TED位错密度，约<104/m2。TED是一种良性位错，其对器件性能的影响基本可以忽略。[2] 基晶面位错（Basal Plane Dislocation, BPD）从衬底沿<11-20>方向直线伸展到外延层中，与TED有相同的Burgers矢量，为1/3[11-20]。BPD在衬底和外延层的界面处受镜像力的作用会发展成为TED。因此，通过降低衬底的偏转角度来增强镜像力，或通过提高生长速率来实现快速外延，导致BPD的自发转化，BPD向TED的转化效率最高可提高到99.8%，从而有效降低外延层BPD位错密度。研究表明，BPD会引起双极性器件正向压降的衰退，大大阻碍了此类器件的商业化。在正向导通状态下，漂移层中载流子的复合驱动BPD扩展为层错缺陷，降低少子寿命，使双极型器件的正向导通电压发生漂移，并随时间不断增大，引起双极型器件稳定性问题。对单极性器件，BPD会增加其导通电阻和漏电电流。[2]
原生型堆垛层错：原生型堆垛层错主要产生于外延生长中，位错形变导致非点阵平移矢量的滑移、全位错在晶面内的分解而后扩展引起堆垛序列的错误，主要分为Shockley型和Frank型。[2,6] Shockley型堆垛层错是上下两部分原子层在剪应力的作用下发生相对移动而形成的，特点是可在外力的作用下进行移动和扩展，从而改变大小。Frank型堆垛层错通过抽取或插入一个或多个原子层而构成，其不能在外力作用下移动，这是与Shockley型的重要区别。原生型层错不能通过光学显微镜观察，需要通过光致发光成像来观察。在双极型器件中，原生型堆垛层错主要起陷阱中心作用，可引起载流子寿命的降低，进而增大器件漏电流。对于单极型器件，原生型堆垛层错对二极管反向漏电流影响较小，会降低其肖特基势垒高度。
掉落物：掉落物的产生原因是外延生长前或生长过程中，从反应生长室内壁上掉落在衬底或外延层表面上的黑色不定形碳、SiC小颗粒物或其它尘埃颗粒物，其呈现出圆形和深孔（如图2a）。掉落物缺陷会导致漏电电流增加和击穿电压降低，从而导致器件失效，是4H-SiC功率器件的致命性缺陷，对器件性能及成品率影响较大。常用的消除方法是定期清理反应室部件，避免使用易脱落颗粒物部件。
三角形缺陷：三角形缺陷的产生原因主要是外来颗粒物、衬底中的TSD位错、表面划痕等导致的。它在初始外延生长或缓冲层生长阶段早期成核，其形态在靠近头部区域的圆形蚀刻坑可出现两种不同的情况：有明显蚀刻坑（图2c）和没有明显蚀刻坑（图2d），蚀刻坑意味着衬底中的微管或TSD成核而成。[4] 通过改善衬底晶体和表面质量，以及优化C/Si比来避免3C-SiC成核干扰台阶流生长，可有效消除外延层三角形缺陷的形成。三角形缺陷是限制SiC功率器件性能与成品率的主要缺陷。在极低反向偏压下，三角形缺陷会引起较大反向漏电流；正向低压偏置条件下，电流出现新的导电通道，也导致电流快速增大。存在于外延层中的三角形缺陷会导致p-n结击穿电压的降低，并对MOS器件的可靠性产生负面影响。三角形缺陷还会伴随着3C-SiC的2D成核并台阶流生长沿基面延伸夹杂SiC中，这会增加漏电流，并使反向电压降低50%以上。
胡萝卜和彗星缺陷：胡萝卜缺陷通常起因于衬底中的TSD位错，如图2e所示，它由三个缺陷组成，即基晶面层错、棱柱面层错和两者交界处的阶梯杆状位错。其形貌呈现为细长窄沟或脊，绝大多数胡萝卜缺陷的方向与晶向偏角的方向一致，只有少数与晶向偏角有小的夹角，窄的一边指向晶向偏角的方向，即台阶流生长方向。其中宽的一边称之为头，窄的一边称之为尾。胡萝卜缺陷对二极管的反向特性有负面影响，具体表现为增大二极管的反向漏电流。胡萝卜缺陷的形成与外延生长过程中的C/Si比以及生长温度有关，可通过优化缓冲层生长工艺和调节外延生长速率来减少胡萝卜缺陷密度。彗星缺陷起始于掉落颗粒物、位错、或微管，彗星头部和尾部由多晶3C-SiC颗粒构成，表面具有较大的粗糙度,如图2f所示，对功率器件性能有较大影响，会使反向电压下降一个数量级。通过改善衬底表面质量可有效消除外延层表面的彗星形貌缺陷。
生长凹坑：生长凹坑由衬底内的螺位错TSD引起，尺度一般小于10μm，如图2g所示，且不随外延层厚度的增大而发生较大变化。生长凹坑导致的不平整表面形貌会影响反向电压下降。通过提高衬底表面质量，并在外延生长中减小C/Si比，可有效降低外延层表面小坑缺陷密度。
台阶聚束：台阶聚束是外延层表面出现的一种形貌特征，自身不存在结晶缺陷,如图2h所示，主要是由衬底结晶缺陷或衬底表面划痕及潜在划痕引起，局部出现由小坑和聚集台阶构成的粗糙区域，这些粗糙区域所表现出的形状与衬底划痕相对应。通过采用高质量无划痕衬底，或降低外延生长温度及C/Si比，可有效减少台阶聚束现象。台阶聚束会导致外延层表面粗糙度增大，会引起二极管器件漏电流增大，也会对MOS器件沟道迁移率或氧化层击穿特性有负面影响。

图2 碳化硅外延生长过程中常见的缺陷：（a）掉落物（b）以掉落物为头的三角形缺陷；（c）以微管为头的三角形缺陷；（d）以TSD为头的三角形缺陷。（e）胡萝卜缺陷；（f）彗星缺陷；（g）生长凹坑缺陷；（h）台阶聚束。

4.总结与展望
本文主要介绍了碳化硅同质外延生长的基本原理和方法以及其外延生长过程中常见的扩展型缺陷及其相关分析。碳化硅外延主要使用台阶流动控制生长方法在SiC单晶衬底上生长一层跟衬底具有相同晶格排列的，但是厚度、掺杂浓度、缺陷密度都可控的SiC单晶薄膜材料。虽然SiC外延生长能够降低衬底温度，提高外延层结晶质量，但也带来了各种表面形貌缺陷，对功率半导体器件的性能和可靠性产生不同程度的影响。一方面，通过提高衬底晶体质量，可减少外延生长中的积累和长大，可减少扩展缺陷密度；另一方面，通过控制外延生长的环境，优化生长条件，对外延层晶体质量的提高也具有重要作用。
参考文献
1. Kimoto, T. Bulk and epitaxial growth of silicon carbide. Prog. Cryst. Growth Charact. Mater. 2016, 62, 329–351.
2. Kimoto, T.; Cooper, J. A. Fundamentals of Silicon Carbide Technology; 2014; ISBN 9781118313527.
3. Yole Development Power SiC 2020 : Materials , devices and applications; 2020.
4. 4H碳化硅衬底及外延层缺陷图谱.第三代半导体产业技术创新战略联盟标准CASA 2018.
5. Veneroni, A.; Masi, M. Gas-phase and surface kinetics of epitaxial silicon carbide growth involving chlorine-containing species. Chem. Vap. Depos. 2006, 12, 562–568.
6. La Via, F.; Camarda, M.; La Magna, A. Mechanisms of growth and defect properties of epitaxial SiC. Appl. Phys. Rev. 2014,1.
7. Leone, S.; Mauceri, M.; Pistone, G.; Abbondanza, G.; Portuese, F.; Abagnale, G.; Valente, G. L.; Crippa, D.; Barbera, M.; Reitano, R.; Foti, G.; La Via, F. SiC-4H Epitaxial Layer Growth Using Trichlorosilane (TCS) as Silicon Precursor. Mater. Sci. Forum 2006, 527–529,179–182.
8. La Via, F.; Camarda, M.; Canino, A.; Severino, A.; La Magna, A.; Mauceri, M.; Vecchio, C.; Crippa, D. Fast growth rate epitaxy by chloride precursors. Mater. Sci. Forum 2013, 740–742,167–172.
9. Matsunami, H.; Kimoto, T. Step-controlled epitaxial growth of SiC: High quality homoepitaxy. Mater. Sci. Eng. R Reports 1997, 20,125–166.
10. Markov, I. V Crystal Growth for Beginners; 2017;ISBN 9789813143425.